# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-282430

(43)Date of publication of application: 15.10.1999

(51)Int.Cl.

G09G 3/36 A63F 7/02

G09G 3/20 G09G 3/20

G09G 5/00

(21)Application number: 10-083800

(71)Applicant: PA TECHNOLOGY:KK

(22)Date of filing:

30.03.1998

(72)Inventor: NISHIDA GORO


IWAMURA SEISHIN HIRAOKA MAMORU

## (54) LARGE-SCALE PICTURE DISPLAY DEVICE FOR PACHINKO

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a large-scale screen liquid crystal display device capable of displaying an image of limited image information on a liquid crystal display device of a large screen, and displaying the image information in a high particulars mode.

SOLUTION: This device is provided with a line memory 1 for storing an image data for one horizontal scanning directed from a main CPU 2, for instance, an image data of n dots, as an image data of 2n dots, an address pointer 7 for specifying the address of the line memory 1, a scanning timing generation circuit 8a which decides whether image data from an image data processor 6 connected with the main CPU 2 are sent or the image data of 2n dots from the line memory 1 are sent and also generates necessary signals for a large—scale liquid crystal display device 10 from the horizontal and vertical cot clock of the image data processor 6, and a large—scale liquid crystal display device 10 which displays an image from the scanning timing generation circuit 8a by



horizontal/vertical synchronizing signal and a latch circuit 8b corresponding to the large-scale liquid crystal display device.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開發导

## 特開平11-282430

(43)公開日 平成11年(1999)10月15日


(51) Int.CL*		織別在号	ΡI				
G09G	3/36		G09G	3/36			
A63F	7/02	320	A63F	7/02	320		
G 0 9 G	3/20	650	G09G	3/20	650	С	
		660			660C 510A		
	5/00	510		5/00			
			来館查審	未韶求	菌泉項の数3	OL (á	≥ 8 <b>m</b> )
(21) 出蝦番号	<del>}</del>	物膜平10-83300	(71)出顧人	度人 598041588 株式会社ビー・エー・テクノロジー			
(22)出版日		平成10年(1998) 3月30日	(72)発明者	東京都	岛飾区柴又4丁	• • •	
			(12),22,378	東京都	 葛飾区柴又4丁E ・エー・テクノ1		袋式会
			(72) 発明者	岩村 !	星進		
					葛飾区柴又4丁E ・エー・テクノロ		秦天会
			(72) 発明者		守 協飾区柴文4丁[	315经0县	***
					GMMム米スを 1 1 ・エー・テクノ		林八云
			(74)代理人	<b>非理士</b>	税木 次之	(外1名)	

### (54) 【発明の名称】 パチンコ用大型画像表示装置

(57)【要約】 (修正有)

【課題】 限られた回像情報のものを大画面の液晶表示 装置に表示し、画像情報を高詳細モードにて表示することが可能な大型画面液晶表示装置を提供する。

【解決手段】 メインCPU2からの指示された例えば nドットの画像データの一水平走査分を2nドットの画像データとして記憶するラインメモリ1と、該ラインメモリのアドレスを指定するアドレスポインタ7と、前記 メインCPU2と接続された画像データブロセッサ6からの画像データを送出するかを決定し、同時に画像データブロセッサ6の水平、垂直、ドットクロックから六型 液晶表示器10と必要な信号を生成する走査タイミング発生回路8 a と、該走査タイミング発生回路8 a から大型 液晶表示器に応じた水平・垂直同期信号とラッチ回路8 b により画像を表示する大型液晶表示器10とを備える。



(2)

#### 【特許請求の範囲】

【 記求項 1 】 パチンコ用大型画像表示装置において遊 技機本体のメインCPU2からの指示された例えばn F ットの画像データの1水平走査分を2nドットの画像デ ータとして記憶するラインメモリ1と、該ラインメモリ のアドレスを指定するアドレスポンタ?と、前記メイン CPU2と接続された画像データプロセッサ6と、ラッ チ回路8 b と走査タイミング発生回路8 a とからなる大 型波晶表示装置10と接続された表示タイミング調御回路 8,とからなり、前記走査タイミング発生回路8 a が前 記画像データプロセッサ6からの2ヵドットの画像デー タ若しくはラインメモリ1からの2nドットの画像デー タを送出するかを決定し、同時に画像データプロセッサ 6の水平、垂直、ドットクロックに基づき大型波晶表示 器10亿必要な信号を生成し、該走査タイミング発生回路 8 a から大型波晶表示器に応じた水平・垂直同期信号と ラッチ回路8bより所定のタイミングに応じて画像デー タを出力するように構成されたVGA以上の大型液晶表 示器10とを備えた通常表示モードのバチンコ用大型画像 **哀示转置。** 

【語求項2】 外部映像信号をアナログRGB信号に分 離するデコーダ回路12と、該アナログRGB信号をデジ タルRGB信号に変換するA/Dコンバータ14と、該A /Dコンバータ14での折り返し雑音をフィルタリングす るためのフィルタ回路15と、該フィルタ回路15の映像信 号の1フィールド分を格納するフィールドメモリ16と、 前記映像信号の同期信号を基準にデータのフィールドメ モリ16に書き込みを行うライトクロック生成回路8cと 親画面用の同期信号を基準にフィールドメモリ16のデー タの読み出しを行うリードクロック生成回路80と大型 液晶表示器の一部、例えば四分割画面の一つに外部から の映像情報を表示させることができ、またサブCPU20 からの指令により文字情報用ウィンドウを設けるための 画面分割制御回路8 e とからなる表示タイミング副御回 路82とからなり、文字情報用RAM24及びキャラクタ ジェネレータROM26とを設けることにより漢字を含む 文字信報を表示することを特徴とす高詳細表示モードの バチンコ用大型画像表示装置。

【記求項3】 パチンコ遊技機に関する遊技内容を大型 液晶表示器全体に表示させる通常表示モードと、外部映 40 像信号及び漢字を含む文字情報及びパチンコ遊技の内容 を大型液晶表示器の定められた位置に特定の大きさで表示させるための高評細表示モードと確え、かつ高評細 表示モードと通常モードを遊技者が任意のタイミングに て切り換えることができるように構成されたものからなり、高詳細表示モードの時にアドレスボンタ7とラッチ 回路 8 b が機能しないように構成されていることを特徴とする請求項1及び2記載のパチンコ用大型画像表示装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バチンコ遊技機の 制御装置から送信される画素数の少ない画像信号を変更 することにより大画面の表示部に表示させるための装置 に関するものである。

[0002]

【従来の技術】パチンコ遠技機の可変画像表示装置に用いられる液晶表示装置は、小型の液晶表示装置を使用しておりその画素数は多くとも縦240×構320のドゥト構成となっている。パチンコ遊技機の可変画像表示装置の視認性をより高めるためにはビデオーグラフィックアレイ(以下VGAと呼ぶ)又はスーパーービデオグラフィックアレイ(以下SVGAと呼ぶ)対応の大型液晶表示装置を用いれば良いが、この場合に画像を映し出すための必要データ量が4倍以上になる。一画面(1フレーム)の画像情報データ置としては、使用する色数が16色としても約5%にで情報置となってしまう。コンピュータグラフィック(以下CGと呼ぶ)用のROMには当然圧縮された形で画像データが絡納されており、致データを画像データではまったとり他具に要なな

はデータを画像データプロセッサーにより伸長作業を行うことが官会手段となっている。しかし、パチンコ用の制御機器の場合は画像データの記憶容量が「風俗営業等の規制および業務の適正化等に関する法律」(以下風営法と呼ぶ)により16kbit以内というように厳しく制限されている。しかし視認性を高く、よりインパクトの高い表示能力を実現し、なおかつパチンコ遊技のゲームフローに則った一連の表示を実現するためには膨大な画像データ置が必要となる。そのため画像データの情報費を増やすことなく、大画面表示を行う方法として、液晶表示機の液晶シャッターを返過して放射される光画像を、投影レンズを介して遊技機プロントパネルに投影する方法が採用されている。

[0003]

【発明が解決しようとする課題】しかしながら前述した 液晶表示機の液晶シャッターを透過して遊技機のフロン トパネルに投影する方法の場合は、パチンコ遊技機のフ ロントバネルに投影される透光性光画像の大きさは投影 レンズの調整により、液晶表示素子のサイズを小さいま まに変更することができるという利点はあるが、大きく 投影した場合には文字情報の表示はもちろんのこと一般 の映像信号を子画面として表示させることになり、鮮明 な画像表示は望めない。またプロントパネルに投影する 方法である場合には、光量が弱まり暗くなりすぎるとい う問題がある。ピクチャ・イン・ピクチャ方式により、 パチンコ遊技機の画面表示装置の画面内にTVなどの外 部映像信号を小さく表示させる方法も提案されている が、320×240ドットの画面の四分割を用いた場合 には160ドット×120ラインとなり、小さくて大変 見ずらい画面となる。また大画面表示を真施するにあた 50 って、カソード レイ チューブ (以下CRTと呼ぶ) を 用いることも想定される。その場合。CRTモニタ自体 の容債、宣置等の物理的な制限のため。パチンコ遊技機 には適用できないという問題がある。

【り004】そこで本発明は、いわゆる風営法による限られた画像データ記憶容量の問題をクリアすると共に視認性を高めるため大画面液晶衰示器を用い、さらにパチンコ遊技そのものに関わる画像データ量を増大させることなく、比較的簡単な回路構成により大画面の液晶衰示を装置を駆動表示させることを目的とする。また従来のフロントパネルへの投影方法と異なり、直接液晶ディス 10プレイ全画面に表示することにより明るい画面を提供することを目的とする。

#### [0005]

【課題を解決するための手段】すなわち本発明は、パチ ンコ用大型画像表示整置において遊技機本体のメインC PU2からの指示された例えばnドットの画像データの 1水平走査分を2ヵドットの画像データとして記憶する ラインメモリ1と、該ラインメモリのアドレスを指定す るアドレスポンタ7と、前記メインCPU2と接続され た画像データプロセッサ6と、ラッチ回路8bと走査タ イミング発生回路8 a とからなる大型液晶表示装置10と 接続された表示タイミング副御回路8,とからなり、前 記走査タイミング発生回路8aが前記画像データプロセ っサ6からの2mドットの画像データ若しくはラインメ モリ1からの2mドットの画像データを送出するかを決 定し、同時に画像データプロセッサ6の水平、垂直、ド ットクロックに基づき大型液晶表示器10に必要な信号を 生成し、該走査タイミング発生回路8 aから大型液晶表 示器に応じた水平・垂直同期信号とラッチ回路8 bより 所定のタイミングに応じて画像データを出力するように 構成されたVGA以上の大型液晶表示器10とを備えた通 **倉表示モードのパチンコ用大型画像表示装置により本目** 的を達成する。 論求項2の発明は、外部映像信号をアナ ログRGB信号に分離するデコーダ回路と、該アナログ RGB信号をデジタルRGB信号に変換するA/Dコン バータと、該A/Dコンバータでの折り返し雑音をフィ ルタリングするためのフィルタ回路と、該フィルタ回路 の映像信号の1フィールド分を格納するフィールドメモ りと、前記映像信号の同期信号を基準にデータのフィー 観画面用の同期信号を基準にフィールドメモリのデータ の読み出しを行うリードクロック生成回路と大型液晶表 示器の一部、例えば四分割画面の一つに外部からの映像 情報を表示させることができ、またサブCPUからの指 今により文字情報用ウィンドウを設けるための画面分割 制御回路とからなる表示タイミング制御回路とからな り、文字情報用RAM及びキャラクタジェネレータRO Mとを設けることにより漢字を含む文字情報を表示する ことを特徴とするパチンコ用大型画像表示装置である。 [0006]

【作用】本発明にかかる画像表示装置では例えば水平3 20ドット×垂直240ラインの画像信号をそのまま水 平640ドット×垂直480ラインの大回面画像装置に 映し出すときに、略四分割画面の一つにしか表示されな いことになる。しかし、ドットクロック周期の2倍の周 期で送出するように構成されているために640ドット のデータとして表示されると共にラッチ回路によりライ ンメモリに同じ640ドットのデータが格納され、アド レスポインタの指定に基づきラインメモリの640ドゥ トのデータが表示される。以上のように2ラインづつメ インCPUからの指示されたnドットの画像データが、 2ラインづつ2nドットの画像データとして大型液晶表 示器に表示されるために、最終的に水平6.4.0ドット× 金直480ラインの画像として液晶画面に映しだされる ことになる。 語求項2の発明では、通常の映像信号及び キャラクター信号は、640×480ラインの画像を表 示するための画像信号が送出されている。そこで読み出 しクロックの周波数を書き込みクロックの周波数の約4 倍に設定することにより、水平方向のサイズを略2分の 1とする。また垂直ラインの画像データは、1ライン毎 に割あいすることにより240ラインの画像情報として 表現することになる。

#### [0007]

【発明の実施の形態】以下に本発明を図示された実施例 に従って詳細に説明する。大画面の液晶表示パネルは図 1のタイミングダイアグラムに示すように有効水平衰示 領域が640ドット、有効垂直表示領域が480ラインからな り、それぞれ水平同期信号 (H-SYNC) 及び垂直同期信号 (V-SMC) を受けて表示しているが、画像のちらつきを なくす程度に駆動するために、約60Hzの垂直同期周波数 を要し、逆算すると垂直の周期は約16msec.となり、水 平の周期は約32μ sec.となる。その結果水平ドット数80 9からドットクロック周波数は25kHz程度が必要となる。 一般に使用されているパチンコ用小型液晶表示装置の画 素敷は、多くとも320×240であるが、この時の水平の周 期は約64μ sec.でクロック周波数は6 MHzで良いことに なる。パチンコ遊技機の制御機器から送信される信号 は、320ドット×240ライン表示の画像データ(図2a) のものをVGA (水平640ドット×垂直480ライン) 対応 ルドメモリに書き込みを行うライトクロック生成回路と 40 の大型液晶表示装置に表示させる場合(図2b)につい て説明する。

【0008】図2りは、大画面液晶表示装置の画面構成を示すもので、この図に示すように画面480列、640額の表示ドットRI-C1、RI-C2、RI-C3、…、R2-C1、R2-C2、R2-C3、…、R480-C640により表示される。この画像表示装置には、図3に示すようにライン・メモリ1が設けられており、このライン・メモリ1は前記表示ドットRI-C1、R1-C2、R1-C3、…、R2-C1、R2-C2、R2-C3、…、R480-C540に対応する 640個の香地を有し(左右の水平ブランク領域まで含めると 800番地)、これらの各番地には

対応する各級示ドットの表示データが各々記憶される。 表示データは、メインCPU2からの指令によりCG-ROM4から圧縮回像データを読み込み、ワークRAM 5において伸張処理と各種表示演算処理が施された後に 画像データプロセッサ6からデジタル赤(R)、緑 (G)、青(B) 各5ピット計15ピットのデジタルR GB信号が出力される。

【0009】画像データプロセッサ6からのデジタルR GB信号は、一水平走査で320ドット(Nドット)で あるが、R1-C1からR1-C649(2Nドット)まで表示され 19 るように構成されている。 これはデジタルRGB信号の 出力は、大型液晶表示装置に用いられるドットクロック 国期 (周波数 fice) の2 倍の周期 (周波数 fice/2)で 送出されるように構成されているためである。これによ り本来320個の画案データは液晶表示器画面上では、図 2 a に示すように水平方向2倍となって表示されること になる。同時にこの画像データプロセッサ6から出力さ れ、R1-C1~R1-C640に衰示されたデジタルRGB信号 は、アドレスポインタ7 (800進力ウンタ)により、各 ヤ番地指定ライン・メモリ1 (S-RAM) に1ドット 20° 分(1画素分) 15ビット540組のデータとして格納さ れる。アドレスポインタ?の周期は画像データプロセッ サ6のドットクロック周期と同一である。

【0010】波晶表示装置画面上のR2-C1 R2-C2 R2-C 3、…、R2-C640の画像データの表示は、ライン・メモリ 1に格納されたR 1ラインの表示されたと同じデータを 読み出ずことにより行われる。このライン・メモリ1の 読み出しが行われている時、画像データプロセッサ6の 同期カウンタが進んでしまうと液晶表示装置10へのデー タ送出タイミングがずれてしまうため、カウンタを止め る必要があるが、本実施例では画像データプロセッサ6 のドットクロックを停止することにより実現している。 液晶表示装置16への水平カウントは図中のアドレスポイ ンタ?、つまりカウンタで行われているので、画像デー タプロセッサ6へのドットクロックを停止しても表示に は影響しない構成となっている。この1ラスタ毎の動作 状態を示す信号が走査タイミング発生回路8aとラッチ 回路8 b とからなる表示タイミング副御回路8, から出 力されており、出力の上がりエッジでトグル(toggle) するようになっている。この出力は画像データプロセッ サ6からの水平同期信号と800進力ウンタのリプルキャ リーの下がりエッジで、1 に変化するが、回路が動作 を始めると 800進力ウンタは意時動作するので、画像デ ータプロセッサ6からの水平信号は動作をスタートさせ るためにのみ使用する。以下同様に1ラスター毎に書き 込み(write)と読み込み(read)とを疑返し、垂直方 向の拡大表示を行う。

【0011】次に、高精細表示モード時において、VG A若しくはSVGA対応波晶ディスプレイ10の画面を分

ィスプレイ表示部の1/4の表示面積でTV映像など外 部映像信号を表示させる場合について説明する。外部映 像表示部はピクチャ・イン・ピクチャの概念からすると 子画面と言われるが、本方式においては通常表示モード 時におけるパチンコ遊技フル表示と、高精細表示モード 時における分割表示(漢字を含む文字データ表示、外部 映像表示、パチンコの遊技内容表示。その他)というよ うに大別しており、韓国面と子国面の切り換えが必要な いことから表示モードで区別することとする。

【りり12】TVの映像信号などのように走査線が52 5本のNTSC方式のシステムにおいては、 垂直を査算数は 525本で2:1のインターフェース、水平周波骸は4. 2MHzとなっている。有効表示領域は、水平で52,65 μ se こで、 垂直で242.5ラインとなっている。 実際の表示領 域はオーバースキャンを考慮すると水平で50μ sec.、量 直で約220から230ラインとなっており、本方式において は水平の圧縮のみで良いことになる。実際にどのように 実現するかについて図4に基づき説明する。図4のシス テムの構成例において、実際にテレビジョン放送を受信 - 表示させる場合は、アンテナ、チェーナー、中間周波 検波などが必要とされるが、ここでは省略し、ビデオ信 号(色信号、輝度信号、水平垂直同期信号、バースト信 号を含む〉から後の説明とする。外部映像表示の信号処 理は、コンポジットビデオ信号のまま行わず、一度デコ ーダ回路12でRGBのコンポーネントビデオ信号に変換 する。その後A/Dコンバータ14に入力され、5 ビット のデジタルRGB信号を得る。あとADコンバータでの 折り返し維音を考慮したフィルタリングがフィルタ回路 15で行われ、フィールドメモリ15に書き込まれる。同時 にデコーダ回路12は同期分能も兼ね、この同期信号はフ ィールドメモリタイミングパルスとなり、分割画面の位 置に応じた位置情報を与えるための基準パルスとなる。 ことまでは、外部映像信号の水平同期信号に同期したサ ンプリングクロックで行う。フィールドメモリ16に書き 込まれたデータは、表示タイミング制御回路8,に内蔵 されたライトクロック生成回路8cとリードクロック生 成回路8 d で生成されたサンプリングクロックで読みだ す。液晶ディスプレイ19の水平同期信号に同期したサン プリングクロックとなる。この時のフィールドメモリ16 の読み出しクロック周波数は、書き込みクロック周波数 の約4倍に設定する。この周波数比を変えることで外部 映像の水平方向のサイズを変えることができる。外部映 **像信号は、表示タイミング副御回路18により大型液晶デ** ィスプレイの位置情報に応じたタイミングで送出され、 画面上に表示されることになる。

【りり13】次に同じく高額細モード時に漢字データを 含む文字情報を表示させる方法及び手段について図5を 用いて説明する。文字情報そのものを液晶ディスプレイ 上に表現させるには、サブCPU20. 外部通信用インタ 割表示させる方法について述べる。まず、大画面波晶デ 50 ーフェース22. 文字精報用RAM24. キャラクタジェネ

レータ用ROM26を用いて構成させる。本方式において は、ラスタスキャン方式を採用しているので、液晶画面 上で輝点は、スキャン動作中に表示したい場所で輝度変 調をかけて文字を表現する。文字情報表示回路のブロッ クダイヤグラムを図5に示す。図中文字情報用RAM24 には、液晶ディスプレイの表示したい位置に対応するメ モリアドレスにサブCPU20かち送られたアスキーコー Fが格納されている。 表示タイミング制御回路8xは、 液晶ディスプレイ10の走査位置に合わせて、文字情報用 RAM24からデータを読み取り、そのデータをキャラク 10 回像データプロセッサ6経由にて液晶表示装置19へと転 タジェネレータ用ROM26に与えて、文字のドットデー タを再生し、同期信号と合わせてデジタルRGBのコン ボーネント信号を作る。その後、上記映像信号と同様に 表示タイミング副御回路8。により大型液晶ディスプレ イの位置情報に応じたタイミングで送出されディスプレ イ上に表示されることになる。本方式による外部通信用 のインターフェース22はパチンコ店のホール管理室など からの文字情報をリアルタイムに表示させることができ るため、よりスピーディーなサービスが可能となる。図 6に高精細表示モードにおけるシグナルフローを示す。 上記外部映像信号と文字情報は双方ともメモリに格納さ れているため、画像データプロセッサからの大型液晶デ ィスプレイに応じた水平垂直同期信号を基準として所定 のタイミングで読み出すだけで良いことになる。一定査 **線分の各画像データの読み出しは、表示タイミング制御** 回路8,からのスイッチ信号によりパチンコ遊技画像。 外部画像、文字情報をそれぞれ高速に切り換えることに より行う。この時、パチンコ遊技用の画像データの読み 出しは、320ドット×240ラインで表示させるため に、それに応じたタイミングで読み出されている。この 30 時、通常表示モードで用いたラインメモリ1とアドレス ボインタ7と表示タイミング制御回路8、内のラッチ回 路8 bとは作動しない。 VGA、SVGA以上の大型液 晶表示器10に画像を表示させる場合においても、表示制 御の全体を司るサブCPU26と画像信号処理を行う画像 データプロセッサ6に対する負担が全く生じないこと、 制御プログラムと画像データは、完全な互換性を保つこ とが可能となることを明らかにするため、パチンコ遊技 全体の動きを司るメインCPU2と画像表示装置との関 係、メインCPU2からの命令により画像表示までの― 46 連の処理を説明する。表示処理専用コマンドは、バチン コ遊技全体の処理を行うメインCPU2より画像データ プロセッサ6のコマンド専用レジスタを読み、そのレジ スタに格納されているコマンドをワークRAM5に転送 する。サブCPU2のはプログラムROM21内のコマンド 解析用プログラムで入賞カウント数、ラウンド番号、図 🤈 柄変更の開始など各種遊技内容に応じたモート選別処理 を行う。その後画像データプロセッサ6は、CGデータ の転送処理、システムレジスタの設定処理等のモード別

タプロセッサ6は図のタイミングダイアグラム中下側の Vブランクの開始(画像表示領域終了点)で割り込みを 確認し、上側ソブランク終点(画像表示関始)までの間 に、各種表示情報の属性を画像データプロセッサ6内シ ステムレジスタにて確定しておく。この時表示されるべ き画像データは、前述の「CG・データの転送処理」時 に、伸張及び各種表示内容に応じた消算処理が絡された 状態でCG-RAM4及びCG-ROM9内で待機して いる。最後に画像データはラスタスキャン方式に導じて

【0014】画像裏示装置のシステム全体の動作を1つ レーム分の画像表示を行うまで述べたが、この一連の流 れは320×240ドットの画像を表示させる場合と比 較して、その致うデータ量、処理スピード、制御プログ ラムなど何等変わることがない。以上のように表示タイ ミング制御回路8、8、8、を適宜選択しながら使用するこ とによりパチンコ用大型画像表示装置を通常表示モード と高詳細表示モードの双方に使用することが可能とな 29 る。

#### [0015]

【発明の効果】以上述べたように本発明にかかる大型液 晶表示装置への画像表示は、水平方向への拡大を行うラ ッチ回路8 b と、垂直方向への拡大を行うラインメモリ 1、アドレスポインタ7、ラッチ回路8り、走査タイミ ング発生回路8 a とを設けることにより、純回路的に行 われるから、表示制御の全体を司るサブCPU20と画像 信号処理を行う画像データプロセッサ6に対する負担が 全く生じない。 さらに風営法によりCG-ROMの回像 データが16Mbiτに制限されているが、その範囲におい てバチンコ遊技機に要求される一連の動作を実現しつ つ、VGA、SVGA以上の大型液晶表示器に画像を表 示させることができる。また画像データプロセッサから の画像データと水平・垂直同期信号は、小型の液晶表示 装置に画像を表示させる場合と同じであるため、 訓御ブ ログラムと画像データは、完全な互換性を保ことが可能 となる。一つの分割画面内に最大20文字12行の漢字 データを含む文字情報を提供することができるため、年 々複雑化する遊技方法の説明文、パチンコ店の各種情 報、商品公告などより多くのサービスを提供することが 可能となる。VGA以上の対応大型波晶ディスプレイを 用いているため、親国面-子画面の区別が必要なく、分 割画面のままでも充分な視認性が確保できる。

【図面の簡単な説明】


【図1】 VGA対応液晶ディスプレイのタイミングダ イアグラムである。


【図2】 画像データプロセッサの画像データ構成を示 す概念図である。


【図3】 本発明の実施例にかかる通常表示モード時に 処理内容に応じ、画像表示の準備作業を行う。画像デー 50 おける表示制御ブロックダイアグラムである。


```
(5)
                                               特開平11-282430
【図4】 本発明の実施例にかかる外部映像表示部のブ
                               *8b
                                        ラッチ回路
ロックダイアグラムである。
                                 8 c
                                        ライトクロック生成回路
【図5】 本発明の真施例にかかる文字情報表示部のブ
                                 8 d
                                        リードクロック生成回路
ロックダイアグラムである。
                                 8 e
                                        画面分割制御回路
【図6】 高詳細衰示モード時における衰示タイミング
                                        CG-RAM
部のシグナルフローである。
                                        VGA対応しCD
                                 10
【符号の説明】
                                        デコーダ
                                 12
       ラインメモリ
                                        A/Vコンバータ
                                 14
2
       メインCPU
                                        フィルター回路
                                 15
       CG-ROM
                                16
                                        フィールドメモリ
5
       ワークRAM
                                 20
                                        サブCPU
6
       画像データプロセッサ
                                 21
                                        プログラムROM
7
       アドレスポインタ
                                 22
                                       外部通信用インタフェイス
8,, 8,
       表示タイミング制御回路
                                        文字情報用RAM
                                 24
8 a
      走査タイミング発生回路
                                        キャラクタージェネレータROM
                                 26
```


[図1]











(8)

**特闘平11-282430** 

## [図6]

